LPDDR6 LPDDR5X 차이 — 24비트 채널과 대역폭 계산

LPDDR6와 LPDDR5X의 가장 큰 차이는 속도가 아니라 채널 폭이다. 10년 넘게 16비트로 고정돼 있던 채널이 24비트로 넓어졌고, 그 24비트가 다시 12비트짜리 독립 서브채널 두 개로 쪼개진다. JEDEC이 2025년 7월 9일 공개한 JESD209-6 규격의 데이터레이트는 10,667~14,400MT/s다.

속도만 보면 LPDDR5X의 JEDEC 규격 상한 8,533MT/s 대비 1.69배다. 그런데 폭이 1.5배 넓어졌으므로 채널당 대역폭은 두 배를 넘긴다. 톰스하드웨어가 "현 세대의 실효 대역폭 두 배"라는 표현을 쓴 근거가 이 곱셈이다.

공개된 규격 기준으로 계산하면 숫자가 어디서 나오는지 그대로 보인다.

24비트 채널 — 3으로 나뉘는 버스 폭

메모리 버스 폭은 오랫동안 2의 거듭제곱이었다. 16비트 채널 네 개를 묶어 64비트, 여덟 개를 묶어 128비트를 만드는 식이다. LPDDR6는 이 관습을 깼다. 채널 하나가 24비트이므로 두 개를 묶으면 48비트, 네 개면 96비트가 된다. 톰스하드웨어가 "2의 거듭제곱이 아닌 전송 단위가 3으로 나뉘는 이상한 버스 폭을 만든다"고 표현한 지점이다.

이게 왜 성가신지는 시스템 설계 쪽 문제다. 기존 SoC의 메모리 컨트롤러·인터커넥트·캐시 라인 구조가 전부 2의 거듭제곱 폭을 전제로 짜여 있기 때문에, 96비트 구성을 그대로 받아들이려면 내부 데이터 경로를 다시 짜야 한다. 표준이 나온 시점과 실제 탑재 시점 사이의 간격이 예년보다 길어질 수 있는 이유다.

대신 얻는 것이 크다. 같은 핀 속도에서 폭이 1.5배면 대역폭도 1.5배다. 신호 무결성 한계에 부딪히는 고속 인터페이스에서, 속도를 더 올리지 않고 대역폭을 얻는 가장 확실한 방법이 폭을 넓히는 것이다.

LPDDR6는 LPDDR5X보다 몇 배 빠른가

이론 대역폭은 곱셈 하나로 나온다. 데이터레이트(MT/s) × 채널 폭(bit) ÷ 8이 채널당 초당 바이트 수다. 각 규격의 공개된 수치를 이 식에 그대로 넣어 계산한 결과다.

LPDDR5 6.4Gbps와 LPDDR5X 8.5Gbps, 3nm 공정에서의 9,600Mbps 구현 수치는 시놉시스가 정리한 값이고, JEDEC이 LPDDR5X 규격 상한을 8,533MT/s로 올린 사실은 톰스하드웨어가 전했다. 채널당 대역폭 열은 위 식으로 직접 계산한 값이다.

배수를 뽑아보면 이렇다. LPDDR6 하한(32.00GB/s)은 LPDDR5X 규격 상한(17.07GB/s)의 1.87배다. LPDDR6 상한(43.20GB/s)은 같은 기준으로 2.53배, 상용 9,600MT/s 구현(19.20GB/s)과 비교해도 2.25배다. "두 배"라는 표현이 과장이 아니라 하한 기준의 보수적 수치라는 뜻이다.

여기서 놓치기 쉬운 건 데이터레이트 배수와 대역폭 배수가 다르다는 점이다. 14,400 대 8,533은 1.69배지만 대역폭은 2.53배다. 차이인 1.5배가 정확히 폭 비율(24÷16)이다. 스펙표에서 Gbps 숫자만 비교하면 이 절반을 놓친다.

LPDDR6의 성능은 속도 1.69배에 폭 1.5배를 곱해서 나온다 — 스펙표의 Gbps 한 칸만 보면 그 곱셈의 절반이 통째로 빠진다.

12비트 서브채널과 32바이트 접근 단위

24비트 채널은 독립적으로 동작하는 12비트 서브채널 두 개로 나뉜다. JESD209-6 해설에 따르면 각 서브채널은 32바이트와 64바이트 전송을 지원하고, 최소 접근 단위는 32바이트다.

왜 쪼개는가. 큰 덩어리를 한 번에 옮기는 작업이라면 폭이 넓을수록 유리하지만, 작고 흩어진 요청이 많이 들어오는 작업에서는 넓은 채널이 오히려 낭비다. 64바이트 단위로만 접근할 수 있는데 실제로 필요한 게 32바이트라면 절반이 버려진다. 서브채널을 독립시키면 두 요청을 동시에 처리할 수 있어 동시성이 올라가고 대기 시간이 줄어든다.

온디바이스 AI 추론이 정확히 이런 성격의 작업이다. 가중치를 순차적으로 읽어들이는 구간과 짧은 요청이 산발적으로 들어오는 구간이 섞여 있다. 폭만 넓히고 접근 단위를 그대로 뒀다면 넓어진 만큼의 이득을 다 못 챙겼을 구조다.

여기에 저전력 구간의 장치가 하나 더 붙는다. 대역폭 요구가 낮을 때 서브채널 하나만 켜두고 나머지를 쉬게 하는 동적 효율 모드다. 톰스하드웨어는 이를 "저대역폭 구간의 메모리 셧다운"으로, 동적 버스트 길이 전환과 함께 소개했다. 램 용량과 속도가 배터리 소모에 어떻게 연결되는지는 램 타이밍 표기를 시간 단위로 환산한 글의 관점과 이어진다.

스펙표에 새로 생긴 신뢰성 항목

LPDDR6에서 새로 들어오거나 필수화된 항목이 여럿이다. 공개된 규격 기준으로 정리하면 아래와 같다.

이 목록의 성격을 한 문장으로 요약하면, 서버 D램에서 먼저 자리 잡은 안전장치가 모바일 D램으로 내려온 것이다. PRAC은 특정 행을 짧은 시간에 반복해서 열어 인접 행의 데이터를 흔드는 공격 방식에 대한 대응책 계열이고, 메모리 영역 격리도 같은 맥락이다. 폰 한 대가 처리하는 데이터의 성격이 바뀌면서 요구 수준도 함께 올라갔다.

지금 스펙표에서 확인할 것

기다릴 만한 경우 — 온디바이스 AI 기능을 주 용도로 두고 기기를 오래 쓸 계획이라면, 대역폭 배수가 1.87배에서 시작한다는 점은 한 세대를 건너뛸 근거가 된다. 다만 규격 공개와 양산 탑재 사이의 간격은 공개 정보만으로 확정할 수 없으므로, 제조사가 실제 제품에 표기한 규격명을 확인해야 한다.

지금 사도 되는 경우 — 현재 LPDDR5X 기기의 실사용 병목이 메모리 대역폭이 아니라 저장장치 속도나 발열 제한이라면, 메모리 세대 하나로 체감이 바뀌지 않는다. 스펙표에서 램 규격만 볼 게 아니라 저장장치 규격을 함께 봐야 하는 이유다.

• 스펙표에 LPDDR5X와 LPDDR6 중 무엇이 적혀 있는지 — 세대 표기가 없고 용량만 적힌 표기는 판단 근거가 안 된다
• 표기된 데이터레이트(MT/s 또는 Gbps) — 같은 LPDDR5X여도 6,400과 8,533은 대역폭이 1.33배 차이
• 채널 구성(총 버스 폭) — 채널당 대역폭에 채널 수를 곱해야 실제 시스템 대역폭이 나온다
• 제조사가 밝힌 램 용량과 AI 기능의 최소 요구 사양 — 대역폭과 용량은 별개 제약이다

참고 자료

• JEDEC Releases New LPDDR6 Standard — JEDEC
• JEDEC publishes first LPDDR6 standard — Tom's Hardware
• LPDDR6 Explained: JEDEC JESD209-6 Speeds and Architecture
• LPDDR5X Explained: Speed and Specification — Synopsys
• LPDDR5X Memory Extends Speeds to 8533 MT/s — Tom's Hardware